主题：【原创】龙芯的前景----嵌入式领域与桌面领域 -- 隆飞

这一段,没有任何证据.而"最关键的部分"这种模糊的话语,没有任何意义.

-----------

他说的最关键部分就是底层电路设计的优化，国内现在这方面人才很缺。完成相同功能的芯片，好的优化设计可以让芯片做的更小，运行的时钟频率更高，功率更低。这个相关的知识积累，恐怕不是一时半会就能做出来的。Intel/IBM这样的公司不仅进行芯片设计，还要开发最新的制造工艺才能长期保持它们产品的领先度。

兼容X86指令集,技术上没有困难.问题是授权.INTEL不给你授权怎么办?MIPS指令集,是一个开放的指令集,但是在LOAD/STORE等几条指令上,MIPS公司有专利,也不是说兼容就能兼容的.UltraSPARC的指令集,跟X86和MIPS又不一样,虽然MIPS和UltraSPARC都是RISC指令集,但这是两个不同的指令集,你如何通过抄袭UltraSPARC来得到MIPS?

------------

前面我说的话可能有误导，我并不认为MIPS和SPARC是一模一样的产品，但是两者思路是比较接近的。龙芯确实是大量参考了其他早期芯片的设计。现在SPARC给的更详细，下次他们改用SPARC的也不一定。但是芯片本身的设计和加工工艺问题不是能随便绕过去的。

P4是INTEL迄今为止频率最高的桌面处理器.现在的酷睿什么的,最高频率才是2G,P4呢?轻轻松松3G以上.怎么?功夫硬的P4性能还干不过软脚蟹酷睿?

-----------

这是一个非常好的例子来说明我的观点: 我并不赞成单纯的频率越高速度越快，当年P4采用长流水线设计达到高频率，后来改进设计，采用PM的设计在低频下就可以实现同样的性能。但是，并不是说频率就不重要了，在架构确定以后，当然是频率越高性能越好，我现在用的是去年买的Core 2 Duo E6750 频率已经达到2.66G。

看看 Intel/AMD的设计就知道，同样的产品，可以按照不同频率进行细分，低端和高端之间的频率能差上1G，说明他们的设计优化水平很高，而龙芯的频率呢？刚刚勉强上1G，就嚷嚷着要搞多核。

“你说的"实现技术",应该叫制造工艺吧.下面我们来看一则新闻:

加速换代 英特尔90纳米CPU大规模停产

2006-08-18 15:22 作者： 文志磊 出处： 天极网 责任编辑：Marcozard ”

2006年8月,INTEL才决定停产90纳米CPU.你给出的明显是错误信息.请查证信息来源,再来说制造工艺的不足.

－－－－－－－－－－

2006年停产是因为65nm的工艺成熟了，一年以后Intel是45nm的工艺，在集成电路领域，一年半速度就快一倍。差两代一点错都没有错！当然，对于像龙芯这样的芯片，90nm的工艺已经足够能使用。我倒并不觉得有什么不妥。但是从技术角度，差距确实是很明显的。

不好意思,你真的搞错了.RISC体系结构的基本思路是:抓住CISC指令系统指令种类太多、指令格式不规范、寻址方式太多的缺点，通过减少指令种类、规范指令格式和简化寻址方式，方便处理器内部的并行处理，提高VLSI器件的使用效率，从而大幅度地提高处理器的性能.

这与频率没有任何关系.

－－－－－－－－－－－－

提高处理器性能有两点，分别是每个时钟周期处理的指令数和时钟频率，而CPU的时钟频率，是由它执行最慢的微操作指令的速度来决定的，具体的资料请参见wikipedia下面risc相关文章。

先回这些，同时多谢您的指正。