主题：【江湖典故 III】 一百万美金的学费 (下) -- 小宋一刀

我的个人感觉是在学习的过程中 可以学到许多东西

不懂的时候 可以请教老师

老师给的PROJECT是以教东西为主 不是以解决实际问题为主

在真刀真枪干的时候 那就没有谁有准备好的答案了

也没有老师可问

真的动刀子的时候 您说的那些个步骤 都可能出错

您画SCHEMATIC的时候可能抓不到LICENSE

画的SCHEMATICS可能不能够NETLIST出来

在跑HSPICE SIMULATION的时候 没有考虑到SUBSTRATE NOISE

画的LAYOUT可能PARASITICS的RC太多 与当初HSPICE做出来的结果差太多

信号线排的太紧的时候 可能会有当初没想到的CROSS TALK 进一步影响到TIMING CLOSURE

做PNR的时候 上头订的DIE SIZE太小 有PLACEMENT CONGESTION

用的STANDARD CELL LIBRARY质量不好 POWER CONSUMPTION太多

做EXTRACTION的时候 FOUNDRY给的INTERCONNECT PROFILE MODELING不够准确

.....

怎么说呢

有些事情 我想一定要自己亲自经验过以后 才可以理解

前车之鉴后事之师...

多总结..多汇报..

NVDA没赶上ATI总应赶上了。

没看清楚VIA熔掉后去了哪，是否绝缘层太薄啊。只玩过PADS，确实是Technician的功夫，增多VIA的话layout的要骂娘了，一般在layout时不会留太多空位吧。曾经没空位了干脆加多一层，又简洁又易改，不过那玩艺有点象块石头了。

自己设计的硬件work的那一刹的兴奋是软件无法比拟的，因为后者跟着的是越杀越多的bug。

很久以前学生时的事了，小刀见笑。

多谢。

　　PCB上的VIA是沉积铜，厚度不如铜箔，截面积小，密度也可能较低。

　　这样的话，这一段电阻就比较高，通过电流时这里承受的功率就比较高，会比其他地方热，发热后电阻进一步升高，恶性循环。

　　当电流过高时这一部分就容易熔化甚至汽化。

我觉得象这样级别的芯片怎么着也得有几版测试芯片吧？而且还是换到新工艺。